Home
  IC Chemical Processing
  IC Failure Analysis
  FIB Application
  ESD/Latch-up Test
Equipment Angency
Semicon Equipment Maintenance Service
 
 
     靜電放電/閂鎖測試 →
ESD Test
Latch-up Test
闩锁效应测试
 
Latch-up Test

* Latch-up 閂鎖效應, 又稱寄生PNPN效應或可控矽整流器 ( SCR, Silicon Controlled Rectifier ) 效應. 在整體矽的

CMOS 管下, 不同極性攙雜的區域間都會構成P-N結, 而兩個靠近的反方向的P-N結就構成了一個雙極型的晶體三極管.

因此CMOS管的下面會構成多個三極管, 這些三極管自身就可能構成一個電路. 這就是MOS管的寄生三極管效應. 如果電

路偶爾中出現了能夠使三極管開通的條件, 這個寄生的電路就會極大的影響正常電路的運作, 會使原本的MOS電路承受

比正常工作大得多的電流, 可能使電路迅速的燒毀. Latch-up狀態下器件在電源與地之間形成短路, 造成大電流、EOS

(electrical overstress 電超載) 和器件損壞.

* 閂鎖效應在大線寬的工藝上作用並不明顯, 而線寬越小, 寄生三極管的反應電壓越低, 閂鎖效應的影響就越明顯. 閂鎖效

應被稱為繼電子遷移效應之後新的“CPU殺手”. 防止CMOS電路設計中Latch-up效應的產生已成為IC設計界的重要課題.

 
  Copyright (c) 2006 Perfictlab.com. All rights reserved.